AlteraのFPGA・CPLDを開発する時には、IDE (Integrated Development Environment) であるQuartus Ⅱを利用しています。 このIDE、何も設定せずにTiming Analysisをすると、clock周波数を1GHzとして解析してしまうようです。 別にそれでもよいのですが、"Timin…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。